@@ -229,7 +229,7 @@ const pbdrv_ioport_platform_data_t pbdrv_ioport_platform_data[PBDRV_CONFIG_IOPOR
229229 #if PBDRV_CONFIG_UART_DEBUG_FIRST_PORT
230230 .supported_modes = PBIO_PORT_MODE_UART ,
231231 #else // PBDRV_CONFIG_UART_DEBUG_FIRST_PORT
232- .supported_modes = PBIO_PORT_MODE_LEGO_DCM | PBIO_PORT_MODE_UART ,
232+ .supported_modes = PBIO_PORT_MODE_UART ,
233233 #endif
234234 },
235235 {
@@ -266,7 +266,7 @@ const pbdrv_ioport_platform_data_t pbdrv_ioport_platform_data[PBDRV_CONFIG_IOPOR
266266 .uart_tx_alt_uart = GPIO_AF8_UART8 ,
267267 .uart_rx_alt_uart = GPIO_AF8_UART8 ,
268268 },
269- .supported_modes = PBIO_PORT_MODE_LEGO_DCM | PBIO_PORT_MODE_UART ,
269+ .supported_modes = PBIO_PORT_MODE_UART ,
270270 },
271271 {
272272 .port_id = PBIO_PORT_ID_D ,
@@ -284,7 +284,7 @@ const pbdrv_ioport_platform_data_t pbdrv_ioport_platform_data[PBDRV_CONFIG_IOPOR
284284 .uart_tx_alt_uart = GPIO_AF8_UART5 ,
285285 .uart_rx_alt_uart = GPIO_AF8_UART5 ,
286286 },
287- .supported_modes = PBIO_PORT_MODE_LEGO_DCM | PBIO_PORT_MODE_UART ,
287+ .supported_modes = PBIO_PORT_MODE_UART ,
288288 },
289289 {
290290 .port_id = PBIO_PORT_ID_E ,
@@ -302,7 +302,7 @@ const pbdrv_ioport_platform_data_t pbdrv_ioport_platform_data[PBDRV_CONFIG_IOPOR
302302 .uart_tx_alt_uart = GPIO_AF11_UART10 ,
303303 .uart_rx_alt_uart = GPIO_AF11_UART10 ,
304304 },
305- .supported_modes = PBIO_PORT_MODE_LEGO_DCM | PBIO_PORT_MODE_UART ,
305+ .supported_modes = PBIO_PORT_MODE_UART ,
306306 },
307307 {
308308 .port_id = PBIO_PORT_ID_F ,
@@ -320,7 +320,7 @@ const pbdrv_ioport_platform_data_t pbdrv_ioport_platform_data[PBDRV_CONFIG_IOPOR
320320 .uart_tx_alt_uart = GPIO_AF11_UART9 ,
321321 .uart_rx_alt_uart = GPIO_AF11_UART9 ,
322322 },
323- .supported_modes = PBIO_PORT_MODE_LEGO_DCM | PBIO_PORT_MODE_UART ,
323+ .supported_modes = PBIO_PORT_MODE_UART ,
324324 },
325325};
326326
0 commit comments